2023年光刻技術(shù)前沿「17」：MIT朱佳迪開發(fā)了“0.3納米”芯片嗎？

2023年4月，麻省理工學院（MIT）的博士生朱佳迪的一篇論文被熱議，很多網(wǎng)友稱其“發(fā)明了0.3納米芯片”，是一項顛覆性的成就。那么實際的情況如何呢？

我在前一篇文章里，講到了“0.2納米芯片構(gòu)架”，我們來和朱佳迪同學的論文進行一個比較，就可窺一斑了。

首先，我們需要明確一個概念，“0.2納米芯片”的本質(zhì)是什么。

(資料圖片僅供參考)

下圖是以“2D半導(dǎo)體”為溝道材料構(gòu)建的堆疊CFET結(jié)構(gòu)“0.2納米芯片結(jié)構(gòu)”，我們說的“0.2納米芯片結(jié)構(gòu)”，是指它可以支持“0.2納米邏輯節(jié)點”的摩爾定律縮放。

在上圖的0.2納米芯片構(gòu)架中，PMOS和NMOS晶體管的2D半導(dǎo)體溝道分別用紅色線和紫色線標注，它們有基本的物理參數(shù)：厚度大概0.7納米，長度（Lg）小于10納米。

這里需要說明的是，我們并不是以2D半導(dǎo)體的厚度來命名芯片節(jié)點，而是以2D半導(dǎo)體帶來的溝道長度（Lg）的縮小帶來的縮放尺寸來命名芯片節(jié)點。因此，我們可以從下圖看到：

在0.2納米芯片構(gòu)架，采用2D半導(dǎo)體（右側(cè)）取代硅（左側(cè)）作為溝道材料，可以支持更窄的溝道長度Lg，從而繼續(xù)延續(xù)摩爾定律。

下圖是IMEC的邏輯芯片節(jié)點演繹圖，目前規(guī)劃到2036年的0.2納米（圖中顯示的A2）邏輯節(jié)點的構(gòu)架。而一旦到2036年，2D半導(dǎo)體成功取代CFET架構(gòu)中的硅，A2節(jié)點之后會繼續(xù)圍繞2D半導(dǎo)體的溝道長度縮短進行縮放。

我們大概了解“0.2納米芯片”的基本概念，那么MIT朱佳迪的工作到底是什么內(nèi)容呢？

首先，我們看到文章標題明確的標明研究核心是單層硫化鉬的低溫合成，很顯然它是一個材料合成技術(shù)的創(chuàng)新，它的主要內(nèi)容是證明新的低溫合成技術(shù)可以在8寸晶圓尺寸有效工作，并且展示出與硅芯片低溫后端集成的可行性。因此，很顯然，這項工作并非制造了“0.3納米芯片”。

第二，既然是材料合成技術(shù)的創(chuàng)新，它可以產(chǎn)生創(chuàng)新的專利技術(shù)，比如朱佳迪的工作設(shè)計了MOCVD反應(yīng)器的結(jié)構(gòu)，可以成為半導(dǎo)體設(shè)備商的核心技術(shù)。

第三，朱佳迪同學的論文為了證明低溫合成2D半導(dǎo)體的優(yōu)勢，所以在傳統(tǒng)的硅芯片上進行了后端集成，其重點是證明該工藝的低溫條件，即可以保證2D半導(dǎo)體晶體管正常工作，也可以保證集成的硅芯片不被高溫損壞。

因此，朱佳迪同學的論文實際上并沒有觸及“0.2納米芯片”的核心縮放問題，更談不上“發(fā)明了0.3納米芯片”。

當然，朱佳迪的材料合成技術(shù)的工作非常優(yōu)秀，MIT官網(wǎng)也對朱佳迪的工作進行了長篇報道，大家可以看到，這篇報道的標題是：《麻省理工學院的工程師在計算機芯片上“生長”原子薄晶體管》，很顯然概況了這項工作的主要突破。

南加州大學電氣和計算機工程以及化學工程和材料科學副教授Han Wang對這項工作的評價是：“這項工作在單層二硫化鉬材料的合成技術(shù)中取得了重要進展：8英寸晶圓規(guī)模的低溫生長使2D半導(dǎo)體材料與硅CMOS技術(shù)的后端集成成為可能，并為其未來的電子應(yīng)用鋪平了道路?！?/span>

很多網(wǎng)友片面的把所謂單層原子厚“0.3納米”，誤以為是“0.3納米芯片”，從而扭曲了對麻省理工學院這項重要工作的科學價值的認識。經(jīng)過上述討論，大家對朱佳迪同學的工作有更清楚的了解了嗎？我們下次聊！

關(guān)鍵詞：